AIプロセッサの演算性能が2年ごとに約3倍のペースで向上する一方、メモリ性能の伸びは2倍未満にとどまり、GPUへデータを供給するHBMが性能上のボトルネックになりつつある。MicronがHot Chips 2026で示したもので、AI向けGPUの性能競争が続くほど、高帯域メモリと先端パッケージ技術の重要性が増す構造を明らかにした。
MicronのHBM設計担当者によると、AI処理ではGPUの演算器がデータを待つ時間が発生する。演算能力だけを増やしても、メモリから十分な速度でデータを供給できなければGPUを使い切れない。この演算性能とメモリ帯域の差が「メモリの壁」と呼ばれる問題である。
従来のDDRメモリは大容量化しやすい一方、GPUから離れた場所に配置され、帯域は数十～数百GB/s規模となる。HBMは複数のDRAMダイを積層し、GPUの近くへ配置することで数TB/sの帯域を実現する。MicronのHBM4は最大2,800GB/sに達し、HBM3Eと比べて入出力数とチャンネル数をそれぞれ2倍に増やしている。
性能向上には新たな問題も伴う。HBMは積層数と機能が増えるほど電力密度が高くなり、特にGPUとの通信を担うベースダイへ熱が集中する。Micronは、ダイ間の接続間隔を縮められるFusion Bondingや、メモリ向けに最適化した高速I/O、16段を超える積層構造などを研究している。ただし、冷却、信頼性、製造コストを含め、実用化までに解決すべき課題は多いとしている。
HBMの信頼性も大規模AI環境では無視できない。Metaが1万6,384基のNVIDIA H100を使用してLlama 3を学習させた際には、54日間で419回の予期しない中断が発生し、そのうち72回、約17％がHBM3に関連していた。搭載数が増えるほど、個々の部品で低い確率の不具合でもシステム全体では頻繁に発生する。
この問題は、PC用DDR5がHBMに置き換わることを意味しない。ただし、HBMの帯域、容量、信頼性を引き上げるためには、DRAMの先端製造能力と高度なパッケージ工程へ継続的な投資が必要になる。メモリメーカーが高収益なHBMを優先する状況が続けば、一般向けDRAMへ振り向けられる設備や生産能力は増えにくい。
AI演算性能に対してメモリ性能が追いついていない限り、HBM需要は一時的な増産だけでは解消しにくい。PCユーザーにとって重要なのはHBM4の速度そのものではなく、AI向けメモリへの投資と生産優先がDDR5やGDDRの供給へどの程度影響し続けるかである。今後のPC用メモリ価格を考えるうえでも、AI市場の「メモリの壁」は長期的な供給圧力となる可能性がある。
出典：Wccftech
管理人コメント
GPUの演算性能は2年で3倍、メモリは2倍未満。速く計算できても、データ待ちで止まる。GPU側だけ鍛えすぎです。この差が埋まらない限り、HBMへの投資と需要は続きます。HBMの技術ニュースに見えますが、製造能力を取り合うDDR5やGDDRにとっても重要な話。PC用メモリが安くなるには、AI側の食欲だけでなく、この帯域不足も落ち着く必要があります。
